### INPUT PROTECTING CIRCUIT OF OPERATIONAL AMPLIFIER

Patent Number:

JP55154809

Publication date:

1980-12-02

inventor(s):

SHIMADA MASAMI

Applicant(s):

**TOSHIBA CORP** 

Requested Patent:

☐ JP55154809

Application Number: JP19790063453 19790523

Priority Number(s):

IPC Classification:

H03F1/52; H03G11/02

EC Classification:

Equivalents:

#### Abstract

PURPOSE:To make it possible to protect an operational amplifier from an overvoltage by forming a bypass of FETs and diodes when an input interterminal voltage exceeds the threshold level of N-type MOSFET or P-

CONSTITUTION:Between uninverted input terminal 28 and inverted input terminal 29 of operational amplifier 21, N-channel MOSFET23 P-channel MOSFET26 are interposed in parallel, front gates of FET23, 26 are connected to input terminal 28, and back gates of them are further connected to input terminal 29. Between input terminals 28 and 29, and FET23, diodes 22 and 24 with anodes opposed to input terminal 28 are interposed and between input terminals 28 and 29 and FET26, diodes 25 and 27 with anodes opposed to input terminal 29 are also arranged. Here, when a voltage between input terminals 28 and 29 exceeds the threshold voltage of FET23 or FET26, a bypass is constituted by way of FETs and diodes, providing the protection of amplifier 21 from an overvoltage.

Data supplied from the esp@cenet database - I2

		·	
	÷		
	*		

## 資料图

(9) 日本国特許庁 (JP)

①特許出願公開

<sup>®</sup> 公開特許公報(A)

昭55-154809

①Int. Cl.³H 03 F 1/52H 03 G 11/02

識別記号.

庁内整理番号 7827-5 J 7154-5 J 砂公開 昭和55年(1980)12月2日

発明の数 1 審査請求 未請求

(全 3 頁)

### ③演算増幅器の入力保護回路

20特

頭 昭54-63453

②出 頭

願 昭54(1979)5月23日

⑩発 明 者 島田政見

大分市大字松岡3500番地東京芝

浦電気株式会社大分工場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地 人 弁理士 鈴江武彦

外 2 名

蚒

#### L発明の名類

# 演奏 増報器の入力保護回路

#### 8. 免明の評組な説明

この免明は過大人力電圧から側点増幅器の保護をはかる個質増幅器の入力保護回路に関する 個電焊幅器において非反転入力減と反転入力 類に供給されるを動入力電圧の歴電圧が所定電 圧以上、すなわち過大入力電圧になると、個算 増幅器が熱玻璃することがある。このため過大 入力電圧から個算増幅器を保護する目的で入力 保護回路が設けられる、

世来、このような入力保護回路としてはたとえば減1割あるいは無2割に示すような回路が 広く使用されている。第1割は信点環境場合11 の非反転入力満と反転入力満との間に埋並外的 に一対のダイオード12、13を最終したものの であり、第2割は上記ダイオード13、13の かわりに所定ツェナー電圧を有する一対の かわりに所定ツェナー電圧を有する一対の ナーダイオード14、13を用いたものである 上記載1割あるいは第2割において、 変刺 刀 単位の変電圧が所定電圧以下の場合には 原 年 別 組合11の出力は 刻和せず、 非以転入力 間と反

初期超55-154809(2)

転入刀淵との間は実質的に短絡状態となり、デ イオード12,13あるいはフエナーダイオー ドミィ。ミミはオンしない。一方差動入力電圧 の差電圧が所定電圧以上となつて過大入力電圧 になると、演算増幅器11の出力が認和して非 反転入力排と反転入力竭との間の短路状態がく ずれ、ダイオード12。13のとちらか一方あ るいはツエナーダイオード14、15のとちら か一方がオンすることにたる。この破失オンし たダイオードあるいはツエナーダイオードを介 して入力電圧がパイペスされるので、遅大入力 北圧に対して演算増稿器11は保護される。と ころがあ1四に示すような人力保護回路では、 ダイオード13。13のどちらか一方がオンし てパイパスされるときの入力は圧が、ディオー ドノコ、13の順方向降下は圧の低によって很 られてしまうため極めて汎用性が低いものとな る。これに対し気2因ではツエナーダイオード 17.16のツェナーは圧の設定によって、パ イパスされるときの入力は圧の彼を失めること

ができるので、馬1gの回路よりも汎用性が高いといえる。・・・・

ところで最近では 紅刀所質の点等から 痕算場 揺 器は M O S ト クン V ス タ で 実 税 回 跡 化 される 場 合 が あり、 この 場 合 上 紀 東 2 図 に 示 す よ う に フェナー ディオード を 用 いた 従来の 入 力 保 接 回 路 を M O S 型 乗 機 回 好 後 世 内 に 形 成 す る に は 製 造 工 程 上 あ る い は チップ ティズ の 点 か ら み て 極 め て 不 利 と な る。

この発明は上記のような事情を考慮してなされたものであり、その目的とするところは、MO3トランジステにより 準機回路 化される 腐 質 増幅 器とともに形成する場合、汎用性が高くかつ 製造工程が 簡単であり、しかもテップサイズの 小型化をはかることが できる 廣 質 増幅 器の入刀保護回路を提供することにある。

以下図面をお照してこの発明の一項面例を説明する。第3回はこの発明の一項配例の構成図である。図において21はMOSトランジスタによって構成された画質増展がである。この演

3

貨増幅器に1の非反転例入力機にはダイオード 22のアノードが接続され、さらにこのダイオー ドニュのカソードはNナヤネル製MO8トラン ジスタニョのソースに接続される。上記HOS トランジスタスるのドレインはダイオードェイ のアノードに接続され、さらにこのダイオード 2 4のカソードは上配度実地終過2.1の反転円 入力準に接続される。また上記M O'S トランジ スタころのフロントゲート、パックゲートは、 上配廣貨增幅器21の非反宏入力增、反転入力 増それぞれに接続される。 そしてまた 直流増塩 **酉≥1の非反転入力増にはダイオード25のカ** ソードが投送され、さらにこのダイオードミミ のアノードは P チャネル型 M O S トランシスタ 2 fのドシインに接続される。上記MOSトラ ンシスダミ6のソースはダイオード27のカソー ドに接続され、さらにこのダイオード27のア ノードは明尼海軍環路は2月の反転入力端に接 谈される。また上記NOSトランシスタ26の フロントゲート、パツクゲートは、曲紀NOS

トランシスタ 2 3 と同様に、放記値算増級 2 2 2 の非反転入力強、反転入力媒をれぞれに接続される。 そして 有記値真増報器 2 1 の非反転入力 煙と一方電圧入力強 2 6、反転入力鍵と他方電圧入力機 2 9 それぞれの間には電波制度用の抵抗 3 0、3 1 それぞれが挿入される。

次に上記のように構成された回路の動作を説明する。先ず或氏入力減28,29間に印加される差動入力或氏の差域氏が小さく痕質増級お21の出力が増和しない場合には、この度減増級さ21の非反転入力減と反転入力減との間にはほとんど或位差が発生せず、MOSトランシスタ23,26はともにオブとなる。したがつスタ23,26はともにオブとなる。したがつてこの場合度質増級器21は正常動作を行なう。

一方 電圧入力減ままが高電位、電圧入力減ま9 が低電位となるように差動入力電圧が印かされ、 しかもその表電圧が過大入力電圧となっている 場合で、原序増幅器まりの出力が割和し非反転 入力減と反転入力減との頃の電位差がドナヤネ ル製M O 8 トランクスタミョのスレッレスホー

5

11.5

ルド電圧以上になるとこのMOSトランジスタ ュョがオンする。MOSトランジスタミョがオ ンすると、ダイオードミューMOSトランジス タミョーダイオードミュイなる電流経路が成立し、 登動入力電圧がこの電流経路によりベイベスさ れるので、過大入力電圧に対して復享増幅器 21 は保護される。

7

護回路の 構成図、第3図はこの発明に係る仮算 増経路の入力保護回路の一宅施外の構成図であ る。

21…演算増幅器、22、24、25、27 …デイオード、23…Nチヤネル製MOSトランひスタ、26…Pチヤネル製MOSトランひスタ、26…Pチヤネル製MOSトランひスタ、21、29…選任入力消、30、31… 妊抗。

出租人代租人 弁理士 捨 江 武 窟


特別8855-154809 (3)


以上説明したようにこの発明によれば、MOSトランレスタにより 実験回路化される個素増幅器とともに形成する場合、汎用性が高くかつ製造工程が簡単であり、しかもチンプティズの小型化をはかることができる優重増幅器の入力保護回路を提供することができる。

#### 4. 西面の間単た説明

無 1 図および無 2 図はそれぞれ従来の入刀保

\* 1 B





93			• • • • • • • • • • • • • • • • • • • •
	2.		
		i.	
	. 3		
	1.		